您好、欢迎来到现金彩票网!
当前位置:秒速时时彩官方网站 > 松散一致性 >

《精》计算机结构原理试题doc

发布时间:2019-06-03 23:01 来源:未知 编辑:admin

  1.本站不保证该用户上传的文档完整性,不预览、不比对内容而直接下载产生的反悔问题本站不予受理。

  第一章 计算机系统概论 例题精选 1.冯.诺依曼型计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是( C )。 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 2.下列选项中,能缩短程序执行时间的措施是( D )。 I提高CPU时钟频率,II优化数据通路结构,III对程序进行编译优化 A.仅I和II B.仅I和III C.仅II和III D.I,II,III 3.什么是计算机系统?说明计算机系统的层次结构。 计算机系统包括硬件和软件。从计算机层次结构来看,它通常有五个以上的层次,在每一层次(级)上都能进行程序设计。由下至上排序为:第一级微程序机器级,微指令由硬件直接执行;第二级传统机器级,用微程序解释机器指令;第三级操作系统级,一般用机器语言程序解释作业控制语句;第四级汇编语言机器级,这一级由汇编程序支持和执行;第五级高级语言机器级,采用高级语言,由各种高级语言编译程序支持和执行。此外,还可以有第六级应用语言机器级,采用各种面向问题的应用语言。 4.设主存储器容量为64K(32位,并且指令字长、存储字长、机器字长三者相等。写出MAR、MDR、IR、ACC、MQ、X的位数。 由主存容量为64K×32位,可得共需要数据线位;由于MDR的位数与存储字长相等,故MDR为32位;由于MAR的位数对应存储单元的个数,且216=64K,故MAR为16位,地址线根。 因指令字长=机器字长=存储字长(32位),则IR、ACC、MQ、X均为32位。 试题精选 1.以晶体管为主要元件的计算机属于计算机发展史上的哪一代?B A.第一代 B.第二代 C.第三代 D.第四代 2.下列(B)是冯.诺依曼机工作方式的基本特点。 A.多指令流单数据流 B.按地址访问并顺序执行指令 C.堆栈操作 D.存储器按内容选择地址 3.完整的计算机系统应该包括( D )。 A.运算器、存储器、控制器 B.外部设备和主机 C.主机和应用程序 D.配套的硬件设备和软件系统 4.CPU存取速度的比较,下列哪个是正确的( C )。 A.Cache内存寄存器 B.Cache寄存器内存 C.寄存器Cache内存 D.寄存器内存Cache 5.存放欲执行指令的寄存器是(D)。 A.MAR B. PC C.MDR D.IR 6.计算机系统中的存储器系统是指(D),没有外部存储器的计算机监控程序可以存放在()。 A.RAM,CPU B.ROM,RAM C.主存储器,RAM和ROM D.主存储器和外存储器,ROM 7.对计算机语言执行速度的比较,下列哪个是正确的。C A.机器语言C++汇编语言 B.C++机器语言汇编语言 C.机器语言汇编语言C++ D.汇编语言C++机器语言 8.下列(D)属于系统软件。 A.信息管理软件 B.数据库系统 C.辅助设计软件 D.数据库管理系统 9.以下说法错误的是(D)。 A.硬盘是外部设备 B.软件的功能与硬件的功能在逻辑上是等效的 C.硬件实现的功能一般比软件实现具有更高的执行速度 D.软件的功能不能用硬件取代 10.关于编译程序和解释程序下面说法错误的是(C)。 A.编译程序和解释程序的作用都是将高级语言程序转换成机器语言程序 B.编译程序编译时间较长,运行速度较快 C.解释程序方法较简单,运行速度也较快 D.解释程序将源程序翻译成机器语言,并且翻译一条以后,立即执行这条语句 11.下面各项中为用户提供一个基本操作界面的是(A)。 A.系统软件 B.应用软件 C.硬件系统 D.CPU 12.下列关于机器字长、指令字长、存储字长说法正确的是(C)。 A.三者在数值上总是相等的 B.机器字长和存储字长是等价的 C.三者在数值上可能不等 D.指令字长取决于机器字长 13.下列说法错误的是(C)。 A.计算机的机器字长是指数据存储与运算的基本单位、 B.寄存器由触发器构成 C.计算机一个字的长度都是32位 D.磁盘是部分顺序存储器 14.下列关于“兼容”的叙述,正确的是(C)。 A.指计算机软件与硬件之间的通用性,通常在同一系列不同型号的计算机间存在 B.指计算机软件或硬件的通用性,即它们在任何计算机间可以通用 C.指计算机软件或硬件的通用性,通常在同一系列不同型号的计算机间通用 D.指软件在不同系列计算机中可以通用,而硬件不能通用 15.关于CPU主频CPI、MIPS、MFLOPS说法正确的是(D)。 A.CPU主频是指CPU系统执行指令的频率,CPI是执行一条指令平均使用的频率 B.CPI是执行一条指令平均使用CPU时钟的个数,MIPS描述一条CPU指令 C.MIPS是描述CPU执行指令的频率,MFLOPS是计算机系统的浮点数指令 D.CPU主频指CPU系统使用的时钟脉冲频率,CPI指平均每条指令执行所需CPU时钟数 综合应用题 1.用一台40MHz的处理器执行标准测试程序,它所包含的混合指令数和响应所需的时钟周期见表1-2.求有效的CPI、MIPS速率和程序的执行时间。(I为程序的指令条数) 指令类型 CPI 指令混和比 算术和逻辑 1 60% 高速缓存命中的访存 2 18% 转移 4 12% 高速缓存失效的访存 8 10% 表1-2 混和指令数和时钟周期 CPI即执行一条指令所需的时钟周期(时钟频率f的倒数)数。本处理器共包括四种指令,那么CPI就是这四种指令的数学期望。即 CPI=1×60%+2×18%+4×12%+8×10%=2.24 MIPS即Million Instructions Per Second(每秒执行百万条指令数)。已知处理器时钟频率为40MHz,即每秒包含40M个时钟周期,故 MIPS=40÷CPI=40÷2.24=17.9 程序的执行时间T=CPI×T_IC×I=CPI×(1/f)×I=5.6×10-8I(s)。 2.微机A和B是采用不同主频的CPU芯片,片内逻辑电路完全相同。 1)若A机的CPU主频为8MHz,B机为12MHz,则A机的CPU时钟周期为多少? 2)若A机的平均指令执行速度为0.4MIPS,那么A机的平均指令周期为多少? 3) B机的平均指令执行速度为多少? 1)A机的CPU主频为8MHz,所有A机的CPU时钟周期=1÷8MHz=0.125(s。 2)A机的平均指令周期=1÷0.4MIPS=2.5(s。 3)A机平均每条指令的时钟周期数=2.5(s÷0.125(s=20. 因微机A和B片内逻辑电路完全相同,所以B机平均每条指令的时钟周期数也为20. 由于B机的CPU主频为12MHz,所以B机的CPU时钟周期=1÷12MHz=1/12(s。 B机的平均指令周期=20×(1/12)(s=5/3(s。 B机的平均指令执行速度=1÷(5/3)(s=0.6MIPS。 另解:B机的平均执行速度=A机的平均指令执行速度×(12/8)=0.4MIPS×(12/8)=0.6MIPS。 第二章 数据的表示和运算 例题精析 1.下面不同进位计数制的数中,最大的数是(C). A.(0.101)2 B.(0.62)10 C.(0.52)8 D.(0.75)16 2.能发现两位错误并能纠正一位错的编码是(B)。 A.CRC码 B.海明码 C.偶校验码 D.奇校验码 3.8位原码能表示的不同数据有(C)。 A.15 B.16 C.255 D.256 4.当采用两位符号位进行加法运算时,如果结果的符号为(C)表示负溢出。 A.00 B.01 C.10 D.11 5.一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y、z,其中x和z为int型,y为short型。当x=127、y=-9时,执行赋值语句z=x+y后,x、y、z的值分别是(D)。 A.x=0000007FH,y=FFF9H,z=00000076H B.x=0000007FH,y=FFF9H,z=FFFF0076H C.x=0000007FH,y=FFF7H,z=FFFF0076H D.x=0000007FH,y=FFF7H,z=00000076H 6.假定有4个整数用8位补码分别表示r1=FEH、r2=F2H、r3=90H、r4=F8H,若将运算结果存放在一个8位寄存器中,则下列运算会发生溢出的是(B)。 A.r1(r2 B.r2(r3 C.r1(r4 D.r2(r4 7.假定变量I、f、d数据类型分别为int、float和double(int用补码表示,float和double分别用IEEE754单精度和双精度浮点数格式表示),已知I=785,f=1.5678,d=1.5,若在32位机器中执行下列关系表达式,则结果为真的是(B)。 (I)f=(int)(float)I (II)f=(float)(int)f (III)f=(float)(double)f (IV)(d+f)-d=f A.仅I和II B.仅I和III C.仅II和III D.仅III和IV 8在规格化浮点运算中,若某浮点数为25(1.10101,其中尾数为补码表示,则该数(C) A.不需规格化 B.需右移规格化 C.需将尾数左移一位规格化 D.需将尾数左移两位规格化 9.浮点数加减运算过程一般包括对阶、尾数运算、规格化、舍人和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示,且位数分别为5位和7位(均含2位符号位)。若有两个数X=27(29/32,Y=25(5/8,则用浮点加法计算X+Y的最终结果是(D)。 A.00111 1100010 B.00111 010010 C.01000 0010001 D.发生溢出 10.74181是采用先行进位方式的4位并行加法器,74182是实现__组间并行___进位的进位逻辑芯片。若某计算机系统字长为64位,每4位构成一个小组,每4个小组构成一个大组,为实现小组内并行、大组内并行、大组间串行进位方式,共需要____16__片74181和___4___片74182。 11.将十进制数327转换成二进制数。 327D=1 0100 0111B 12.求下列信息码的奇校验码和偶校验码(设校验位在最低位)。 (1)1100111 (2)100110 (3)1010110 ①奇校验码:11001110,偶校验码:11001111. ②奇校验码:10001100,偶校验码:10001101. ③奇校验码:10101101,偶校验码:10101100. 13.对4位有效信息(1100)求循环校验码,选择生成多项式(1011)。 (1100)的循环校验码为M(x)x3+R(X)=1100000+010=1100010(模2加)。 14.已知十进制数X=-5/256、Y=+59/1024,按机器补码浮点运算规则计算X-Y,结果用二进制表示,其中浮点数格式如下:数的阶符取2位,阶码取3位,数符取2位,尾数取9位。 浮点数的格式如下: 阶符2 阶码3 数符2 尾数9 X=(5/256=((101)2/28=2(101×((0.101000000)2 Y=+59/1024=(111011)2/210=2(100×(0.111011000)2 [X]补=11011,11.011000000 [Y]补=11100,00.111011000 ① 求阶差:[E]补=11011+00100=11111,知E=(1。 ② 对阶:[X]补=11100,11.101100000. ③ 尾数求差:11.101100000 +11.000101000 —————— 10.110001000 [X(Y]补=11100,10.110001000. ④ 结果右规一次: [X(Y]补=11101,11.011000100. ⑤ 正常阶码,无溢出,结果线. 试题精选 单项选择题 1.在(C)进位计算制下,有53+147=211. A.十进制 B.八进制 C.九进制 D.十一进制 2.BCD码中8421码1001 0101 0100表示十进制数是(A)。 A.954 B.864 C.362 D.有错误 3.已知大写英文字母“A”的ASCII码值为41H,现字母“F”被存放在某个存储单元中,若采用偶校验(假设最高位作为校验位),则该存储单元中存放的十六进制数是()。 A.46H B.C6H C.47H D.C7H 4.对线表示形式唯一的机器数是()。 A.原码 B.补码和移码 C.反码 D.以上都不对 5.设寄存器内容为11111111,若它等于+127,则为()。 A.原码 B.补码 C.反码 D.移码 6.若某数x的线,在计算机中该数表示为1.0110,则该数所用的编码方法是()。 A.原 B.补 C.反 D.移 7.设[x]原=1.x1x2x3x4,当满足下列()时,x-1/2成立。 A.x1必为0,x2(x4至少有一个为1 B.x1必为0,x2(x4任意 C. x1必为1,x2(x4任意 D.以上答案均不正确 8.设机器数字长8位(含一位符号位),若机器数D5H为反码,则算术左移一位,右移一位分别为()。 A.ABH EAH B.AAH EAH C.ABH AAH D.AAH AAH 9.在定点数运算中产生溢出的原因是()。 A.运算过程中最高位产生了进位或借位 B.参加运算的操作数超出了机器的表示范围 C.运算结果的操作数超出了机器的表示范围 D.寄存器的尾数太少,不得不舍弃最低有效位 10.下溢出的是()。 A.运算结果的绝对值小于机器所能表示的最小负数 B.运算结果小于机器所能表示的最小负数 C.运算结果小于机器所能表示的最小整数 D.运算结果的最低有效位产生的错误 11.用补码双符号位表示的定点小数,下述情况属负溢出()。 A.11.0000000 B.01.0000000 C.10.0000000 D.00.1000000 12.将用8位二进制补码表示的十进制数-121,扩展成16位二进制补码,结果用十六进制表示为()。 A.0087H B.FF87H C.8079H D.FFF9H 13.原码乘法时,符号位单独处理,乘积的符号是()。 A.两个操作数符号相与 B.两个操作数符号相或 C.两个操作数符号相异或 D.被乘数的符号 14.在补码除法(加减交替法)中,根据()上商“1”。 A.余数为正 B.余数的符号与除数的符号不同 C.余数的符号与除数的符号相同 D.余数的符号与被除数的符号不同 15.从下面浮点运算器的描述中选出一个描述正确的句子()。 A.尾数部件只进行加法和减法运算。 B.阶码部件可实现加、减、乘、除四种运算。 C.浮点运算器可用两个松散连接的定点运算部件—阶码部件和尾数部件,阶码部件只进行阶码相加、相减和比较操作。 D.尾数部件只进行乘法和除法运算。 16.在浮点机中,当其他条件相同时,阶码用移码表示与阶码用补码表示相比,浮点数的表示范围()。 A.采用移码时表示范围大 B.采用补码时表示范围大 C.一样大 D.都不对 17.设某浮点机的阶码基数为4,两个浮点数x、y的阶差为1(x的阶码大),则求x-y的过程中,对阶时应()。 A.将x的尾数左移1位 B. 将x的尾数左移2位 C. 将y的尾数右移2位 D. 将y的尾数右移1位 18.采用规格化的浮点数的目的是() A.增加数据的表示范围 B.方便浮点运算 C.防止运算时数据溢出 D.增加数据的表示精度 19.如果采用“0舍1入法”,则0.1101 0001 1舍去最后一位后,结果为()。 A.0.1101 0001 B.0.1101 0010 C.0.1101 0011 D.0.1101 0111 20.浮点机中,尾数相加后,符号位为01,表示()。 A.发生溢出,需要中断处理 B.发生溢出,按机器零处理 C.需要右规,且右规后才能判断是否溢出 D.需要左规,且左规后才能判断是否溢出 21.十进制数-0.75的IEEE754单精度格式表示成十六进制为()。 A.3F200000H B.BE200000H C.BF400000H D.BE400000H 22.在串行进位的并行加法器中,影响加法器运算速度的关键因素是()。 A.门电路的级延迟 B.元器件速度 C.进位传递延迟 D.各位加法器速度的不同 23.用八片74181和两片74182可组成()。 A.组内并行进位、组间串行进位的32位ALU。 B.两级先行进位结构的32位ALU C.组内先行进位、组间先行进位的16位ALU D.三级先行进位结构的32位ALU 24.加法器中第i位的进位传递条件Pi为()。 A.xi+yi B.xiyi C.xi(yi D.xi+yi+ci-1 综合应用题 1.计算机存储器程序概念的特点之一是把数据和指令都作为二进制信号看待。今有一计算机字长32位,数符位是第31位;对于二进制位1000 1111 1110 1111 1100 0000 0000 0000, 1)表示一个补码整数,其十进制值是多少? 2)表示一个无符号整数,其十进制值是多少? 3)表示一个IEEE754标准的单精度浮点数,其值是多少? 2.已知[X]补和[Y]补,计算下列各题: 1)[X]补=0.11011,[Y]补=1.01011,[X+Y]补=?[ X-Y]补=? 2)[X]补=1.01010,[Y]补=1.00100,[X+Y]补=?[ X-Y]补=? 3.已知X=0.1011,Y=-0.1001,用补码一位算法(Booth乘法)计算XY。 4.1)写出(3.8125)10在IEEE754标准的短实数、长实数、临时实数形式下的机器数。 2)若1100 0010 1111 1011 1101 0000 0000 0000位IEEE754短实数的机器数形式,其代表的线.某加法器进位链小组信号为C4C3C2C1,低位来的进位信号为C0,请分别按下述两种方式写出C4C3C2C1的逻辑表达式。 1)串行进位方式。 2)并行进位方式。 第三章 存储器系统的层次结构 例题精析 1.下列有关RAM和ROM的叙述中,正确的是(A)。 I.RAM是易失性存储器,ROM是非易失性存储器 II.RAM和ROM都是采用随机存取的方式进行信息访问 III.RAM和ROM都可用作Cache IV.RAM和ROM都需要进行刷新 A.仅I和II B.仅II和III C.仅I、II、III D.仅II、III、IV 2.双端口存储器在(B)情况下会发生读/写冲突。 A.左端口与右端口的地址码不同 B.左端口与右端口的地址码相同 C.左端口与右端口的数据码相同 D.左端口与右端口的数据码不同 3.某DRAM芯片,其存储容量为512K×8位,该芯片的地址线、8 4.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是(D)。 A.1、15 B.2、15 C.1、30 D.2、30 5.假定用若干个2K×4位芯片组成一个8K×8位存储器,则地址0B1FH所在芯片的最小地址是(D)。 A.0000H B.0600H C.0700H D.0800H 6.主存储器和CPU之间增加Cache的目的是(A)。 A.解决CPU和主存之间的速度匹配问题 B.扩大主存储器容量 C.扩大CPU中通用寄存器的数量 D.既扩大主存储器容量,又扩大CPU中通用寄存器的数量 7.假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中访问Cache缺少(未命中)50次,则Cache的命中率是(D)。 A.5% B.9.5% C.50% D.95% 8.某计算机的Cache共有16块,采用2路组相联映射方式(即每组2块)。每个主存块大小为32字节,按字节编址。主存129号单元所在主存块应装入到的Cache组号是(C)。 A.0 B.2 C.4 D.6 9.采用虚拟存储器的主要目的是(D)。 A.提高主存储器的存取速度 B.扩大主存储器的存储空间 C.提高外存储器的存取速度 D.扩大外存储器的存储空间 10.下列命令组合情况中,一次访存过程中,不可能发生的是(D)。 A.TLB未命中,Cache未命中,Page未命中 B.TLB未命中,Cache命中,Page命中 C.TLB命中,Cache未命中,Page命中 D.TLB命中,Cache命中,Page未命中 11.已知Cache/主存系统效率为85%,平均访问时间为60ns,主存访问时间是Cache访问时间的4倍,求主存储器周期是多少?Cache命中率是多少? 12.有一Cache系统,字长为16位,主存容量为16字×256块,Cache的容量为16字×8块。采用全相联映射,求: 1)主存和Cache的容量各为多少字节?主存和Cache的字地址各为多少位? 2)如果原先已经依次装入了5块的信息,问字地址为338H所在的主存块将装入Cache块的块号及在Cache中的字地址是多少? 3)如果块表中地址为1的行中标记着36H的主存块号标志,Cache块号标志位5H,则在CPU送来主存的字地址为368H时是否命中?如果命中,此时Cache的字地址为多少? 13.某计算机的主存地址空间为256MB,按字节编址,指令Cache分离,均有8个Cache行,每个Cache行的大小为64B,数据Cache采用直接映射方式,现有两个功能相同的程序A和B,其伪代码如下所示: 程序A: int a[256][256]; …… int sum_array1() { int i,j,sum=0; for(i=0;i256;i++) for(j=0;j256;j++) sum+=a[i][j]; return sum; } 程序B: int a[256][256]; …… int sum_array2() { int i,j,sum=0; for(i=0;i256;j++) for(j=0;i256;i++) sum+=a[i][j]; return sum; } 假定int类型数据用32位补码表示,程序编译时i、j、sum均分配在寄存器中,数据a按行优先方式存放,其地址为320(十进制数)。请回答下列问题,要求说明理由或给出计算过程。 若不考虑用于Cache一致性维护和替换算法的控制位,则数据Cache的总容量是多少? 数组元素a[0][31]和a[1][1]各自所在的主存块对应的Cache行号(Cache行号从0开始)分别是多少? 程序A和B的数据访问命中率各是多少?哪个程序的执行时间更短? 试题精选 单项选择题 计算机系统中,广义的存储系统包括寄存器、Cache、主存储器和外存储器,其每位价格由高到低的顺序是(A)。 寄存器、Cache、主存储器、外存储器 Cache、寄存器、主存储器、外存储器 主存储器、寄存器、Cache、外存储器 外存储器、寄存器、主存储器、寄存器 2.存储周期是指(C)。 A.存储器的写入时间 B.存储器进行连续写操作允许的最短间隔时间 C.存储器进行连续读或写操作所允许的最短间隔时间 D.两次存储器访问的最大时间间隔 3.主存储器速度的表示中,TA(存取时间)与TC(存取周期)的关系正确的表述是(B)。 A.TATC B.TATC C.TA=TC D.没关系 4.下列关于存储器的描述中,正确的是(B)。 A.CPU访存时间由存储器容量决定 B.ROM和RAM在存储器中式统一编址的 C.ROM中任一单元不可随机访问 D.SRAM与DRAM都是破坏性读出 5.CPU能直接访问的是(A)。 ①寄存器 ②Cache ③主存 ④磁盘 A. ①②③ B. ①②③④ C. ③ D. ①③ 6.关于静态存储器、动态存储器,下列叙述中正确的是(D)。 A.通常静态存储器依靠电容上暂存电荷来存储信息,电容上有电荷为1,无电荷为0 B.动态存储器依靠双稳态电路的两个稳定状态来分别存储0和1 C.静态存储器速度较慢,但集成度稍高,动态存储器速度稍快,但集成度低 D.静态存储器速度较快,但集成度稍低,动态存储器速度稍慢,但集成度高 7.动态RAM的刷新单位是(B)。 A.存储单元 B.行 C.列 D.存储位 8.动态RAM采用下列哪种刷新方式时,不存在死时间(B)。 A.集中刷新 B.分散刷新 C.异步刷新 D.都不对 9.若动态RAM每毫秒必须刷新100次,每次刷新需100ns,一个存储周期需要200ns,则刷新占存储器总操作时间的百分比是(C)。 A.0.5% B.1.5% C.1% D.2% 10.下列所述不正确的是(C)。 A.随机存储器可随时存取信息,掉电后信息丢失 B.在访问随机存储器时,访问时间与单元的物理位置无关 C.内存储器中存储的信息均是不可改变的 D.随机存储器和只读存储器可以统一编址 11.设机器字长为32位,存储容量为4MB,若按字编址,其寻址范围是(A)。 A.0(1MW-1 B.0(1MB-1 C.0(4MW-1 D.0(4MB-1 12.下述说法正确的是(B)。 A.EPROM是可改写的,因而也是随机存储器的一种 B.EPROM是可改写的,但它不能作为随机存储器用 C.EPROM只能改写一次,故不能作为随机存储器用 D.EPROM是只能改写一次的只读存储器 13.地址总线KB存储器,则产生片选信号的译码器的输入地址线应该是(A)。 A.A2A3 B.A0A1 C.A12A13 D.A14A15 14.组成2M×8位的内存,可以使用(C)。 A.1M×8为芯片进行位扩展 B.1M×4位芯片进行字扩展 C.2M×4位芯片进行位扩展 D.2M×4位芯片进行字扩展 15.高位交叉编址和低位交叉编址的多模块存储器哪一种更方便扩充容量(A)。 A.高位交叉 B.低位交叉 C.同样任意 D.无法比较 16.已知单个存储体的存取周期为T,CPU连续从四体高位交叉存储器中取出N个字需要时间为(C)。 A.4T B.(N-1)T C.NT D.无法确定 17.如果一个存储单元被访问,则这个存储单元及其相邻的单元可能很快被访问,这称为(D)。 A.时间局部性 B.空间局部性 C.程序局部性 D.数据局部性 18.如果一个高速缓存系统中,主存的容量为12MB,Cache的容量为400KB,则该存储系统的总容量为(B)。 A.12MB+400KB B.12MB C.400KB D.12MB-400KB 19.设Tc为Cache的访问时间,Tm为主存的访问时间,h为Cache-主存系统的命中率,则Ta(Cache-主存系统的平均访问时间)的表达式为(D)。 A.Ta=Tch+Tm(1-h) B. Ta=Tc+Tm(1-h) C. Ta= Tm+Tch D. 无法确定 20.在Cache中,常用的替换策略有随机法RAND、先进先出FIFO、近期最少使用法LRU,其中与局部性原理有关的是(C)。 A.随机法RAND B.先进先出FIFO C.近期最少使用法LRU D.都不是 21.在下列因素中,与Cache命中率无关的是(C)。 A.Cache块的大小 B.Cache的容量 C.主存的存取时间 D.A和B 22.在Cache和主存构成的两级存储体系中,Cache的存取时间是100ns,主存的存取时间是1000ns,如果希望有效(平均)存取时间不超过Cache存取时间的15%,则Cache的命中率至少应为(D)。 A.90% B.98% C.95% D.99% 23.Cache的地址映射中(B)比较多的采用“按内容寻址”的相联存储器来实现。 A.直接映射 B.全相联映射 C.组相联映射 D.段相联映射 24.在程序的执行过程中,Cache与主存的地址映射是由(C)。 A.操作系统来管理的 B.程序员调度的 C.由硬件自动来管理的 D.有存储管理硬件和存储管理软件共同完成的 25.为使虚拟存储系统有效地发挥其预期的作用,所运行的程序应具有的特性是(D)。 A.该程序不应含有过多的I/O操作 B.该程序的大小不应超过实际的内存容量 C.该程序的指令间相关不应多 D.该程序应当具有较好的局部性 26.虚拟存储器管理方式常用的有段式、页式和段页式,它们在与主存交换信息时的单位以下表述正确的选项是(D)。 A.段式采用页 B.页式采用块 C.段页式采用段和页 D.页式和段页式都采用页 27.虚拟存储器中的页表有快表和慢表之分,下面关于页表的叙述中正确的是(D)。 A.快表与慢表都存储在主存中,但快表比慢表容量小 B.快表采用了优化的搜索算法,因此查找速度快 C.快表比慢表的命中率高,因此快表可以得到更多的搜索结果 D.快表采用快速存储器件组成,按照查找内容访问,因此比慢表查找速度快 综合应用题 1.设存储器容量为32字,字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织。若存储周期T=200ns,数据总线位,总线ns,问:顺序存储器和交叉存储器带宽各是多少? 2.CPU执行一段程序时,Cache完成存取的次数为1900次,主存完成存取的次数为100次,已知Cache存取周期为50ns,主存存取周期为250ns。求: 1)Cache/主存系统的效率。 2)平均访问时间。 3.设某计算机的高速缓存采用4路组相联映射,已知高速缓存容量为16KB,主存容量为2MB,每个字块有8个字,每个字有32位。请回答: 1)主存地址多少位(按字节编址)?各字段任何划分(各需多少位)? 2)设高速缓存起始为空,CPU从主存单元0,1,…,100,依次读出101个字(主存一次读出一个字),并重复按此次序读11次,问命中率为多少? 3)若高速缓存速度是主存的5倍,问采用高速缓存与无高速缓存比较速度提高多少倍? 4.有一个16K×16位的存储器,由1K×4位的DRAM芯片构成(芯片是64×64结构)。问: 1)共需要多少RAM芯片? 2)画出存储体的组成框图。 3)采用异步刷新方式,如单元刷新间隔不超过2ms,则刷新信号周期是多少? 5.设CPU有16根地址线根数据线,并用MREQ作访存控制信号(低电平有效),用WR作读/写控制信号(高电平为读,低电平为写)。现有下列存储芯片:1K×4位RAM、4K×8位RAM、8K×8位RAM、2K×8位ROM、4K×8位ROM、8K×8位ROM及74LS138译码器和各种门电路。画出CPU与存储器的连接图,要求: 1)主存地址空间分配:6000H(67FFH为系统程序区;6800H(6BFFH为用户程序区。 2)合理选用上述存储芯片,说明各选几片? 3)详细画出存储芯片的片选逻辑图。 6.图3-19所示为使用快表(页表)的虚实地址转换条件,快表存放在相联存储器中,其中容量为8个存储单元。问: 1)当CPU按虚拟地址1去访问主存时,主存的实地址码是多少? 2)当CPU按虚拟地址2去访问主存时,主存的实地址码是多少? 3)当CPU按虚拟地址3去访问主存时,主存的实地址码是多少? 页号 该页在主存中的起始地址 33 42000 25 38000 7 96000 6 60000 4 40000 15 80000 5 50000 30 70000 虚拟地址 页号 页内地址 1 15 0324 2 7 0128 3 48 0516 图3-19 虚实地址的转换条件 7.图3-20所示为存储器的地址空间分布图和存储器的地址译码电路,后者可在A组跨接端和B组跨接端之间分别进行接线译码器,使能端G接地表示译码器处于正常译码状态。A15 要求:完成A组跨接端与B组跨接端内部的正确连接,以便使地址译码电路按图的要求正确寻址。 地址 存储映射 0000H ROM1 4000H ROM2 8000H 空 C000H RAM1 E000H RAM2 FFFFH a)地址空间 b)地址译码电路 图3-20 存储器的地址空间分布和地址译码电路 8.设主存的访问时间是Cache的访问时间的10倍,且Cache的命中率为90%,则该计算机采用Cache后,对存储系统而言,其加速比是多少?(工作时,设Cache与主存同时启动) 9.有一全相联Cache系统,Cache由8个块构成,CPU送出的主存地址流序列分别为01110、10010、10010、01110、10010、01000、00100、01000和01010,即十进制为14、18、14、18、8、4、8、10,求: 1)每次访问后,Cache的地址分配情况。 2)当Cache的容量换成4个块,地址流为6、15、6、13、11、10、8和7时,求采用先进先出替换算法的相应地址分配和操作。 10.设有一个直接映射方式的Cache,其容量为8KB,每字块内有16B,主存的容量是512KB,求: 1)主存有多少个块?有多少个区? 2)该Cache可容纳多少个块?Cache字地址有多少位?块号和快内地址各多少位? 3)主存的字地址有多少位?区号(主存字块标记)、区内块号(Cache字块地址)和块内地址各多少位? 4)主存中的第i块映射到Cache中哪一个块中? 5)将主存的第513块调入Cache,则Cache的块号为多少?它的区号标志为多少? 6)在上一步的基础上,送出的主存的字地址为04011H时是否命中? 第四章 指令系统 例题精析 1.直接寻址的无条件转移指令的功能是将指令中的地址码送入(A)。 A.程序计数器PC B.累加器AC C.指令寄存器IR D。地址寄存器MAR 2.某机器字长为16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。假定取指令时,每取一个字节PC自动加1,。若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指令成功转移以后的目标地址是(C)。 A.2006H B.2007H C.2008H D.2009H 3.下列关于RISC说法中,错误的是(A)。 A.RISC普遍采用微程序控制器 B.RISC大多数指令在一个时钟周期内完成 C.RISC的内部通用寄存器数量相对CISC多 D.RISC的指令数、寻址方式和指令合适种类相对CISC少 4.假设指令字长为16位,操作数的地址码为6位,指令有零地址、一地址、二地址三种格式。 1)设操作码固定,若零地址指令有M种,一地址指令有N种,则二地址指令最多有几种? 2)采用扩展操作码技术,二地址指令最多有几种? 3)采用扩展操作码技术,若二地址指令有P条,零地址指令有Q条,则一地址指令最多有几条? 5.某机字长为16位,直接寻址空间为128字,变址时的位移量量是-64(+63,16个通用寄存器都可以作为变址寄存器,设计一套指令系统,满足下列寻址类型的要求: 1)直接寻址的二地址指令为3条。 2)变址寻址的一地址指令为6条。 3)寄存器寻址的二地址指令为8条。 4)直接寻址的一地址指令为12条。 5)零地址指令为32条。 6.某模型机共有64种操作码,位数固定,且具有以下特点: 1)采用一地址或二地址格式。 2)有寄存器寻址、直接寻址和相对寻址(位移量为-128(+127)三种寻址方式。 3)有16个通用寄存器,算术运算和逻辑运算的操作数均在寄存器中,结果也在寄存器中。 4)取数/存数指令在通用寄存器和存储器之间传送数据。 5)存储器容量为1MB,按字节编址。 要求设计算术逻辑指令、取数/存数指令和相对转移指令的格式,并简述理由。 7.某机器采用一地址格式的指令系统,允许直接和间接寻址。机器配备有如下硬件:ACC、WAR、WDR、PC、X、MQ、IR以及变址寄存器RX和基址寄存器RB,均为16位。 1)若采用单字长指令,共能完成105种操作,则指令一次间址的范围是多少? 2)若采用双字长指令,操作码位数及寻址方式不变,则指令可直接寻址的范围又是多少?画出其指令格式并说明各字段的含义。 3)若存储字长不变,可采用什么方法访问容量为8MB的主存?需增设哪些硬件? 8.某机字长为16位,存储器按字编址,访问内存指令格式如下: 15 11 10 8 7 0 OP M A 其中,OP为操作码;M为寻址特征;A为形式地址。设PC和Rx分别为程序计数器和变址寄存器,字长为16位,问: 1)该指令能定义多少种指令? 2)表4-4中各种寻址方式的寻址范围是多少? 3)写出表4-4中各种寻址方式的有效地址EA的计算公式。 表4-4 例8的表 寻址方式 有效地址EA的计算公式 寻址范围 立即寻址 直接寻址 间接寻址 变址寻址 相对寻址 分析:考查指令格式的特点、寻址方式有效地址EA的公式、寻址范围。 9.某计算机字长为16位,主存地址空间大小为128KB,按字编址,采用定长指令格式,指令各字段定义如下: 15 12 11 6 5 0 OP Ms Rs Md Rd 转移指令采用相对相对寻址方式,相对偏移量是用补码表示,寻址方式定义见表4-6. 表4-6 Ms/Md 寻址方式 助记符 含义 000B 寄存器直接 Rn 操作数=(Rn) 001B 寄存器间接 (Rn) 操作数=((Rn)) 010B 寄存器间接、自增 (Rn)+ 操作数=((Rn)),(Rn)+1(Rn 011B 相对 D(Rn) 转移目标地址=(PC)+(Rn) 注:(×)表示存储器地址×或寄存器×的内容,请回答下列问题: 1)该指令系统最多可有多少条指令?该计算机最多有多少个通用寄存器?存储器地址寄存器(MAR)和存储器数据寄存器(MDR)至少各需多少位? 2)转移指令的目标地址范围是多少? 3)若操作码0010B表示加法操作(助记符为a d d),寄存器R4和R5的编号分别为100B和101B,R4的内容为1 2 3 4 H,R5的内容为5 6 7 8 H,地址1 2 3 4 H中的内容为5 6 7 8 H,5678H中的内容为1 2 3 4 H,则汇编语言为a d d (R4),(R5)+(逗号前为源操作数,逗号后为目的操作数)对应的机器码是什么?(用十六进制表示)该指令执行后,哪些寄存器和存储单元的内容会改变?改变后的内容是什么? 试题精选 单项选择题 1.在CPU执行指令的过程中,指令的地址由(A)给出。 A.程序计数器PC B.指令的地址码字段 C.操作系统 D.程序员 2.下列关于指令的功能及分类叙述正确的是(D) A.算术与逻辑运算指令,通常完成算术运算或逻辑运算,都需要两个数据 B.移位操作指令,通常用于把指定的两个操作数左移或右移一位 C.转移指令、子程序调用与返回指令,用于解决数据调用次序的需求 D.特权指令,通常仅用于系统软件,这类指令一般不提供给用户 3.以下叙述错误的是(B)。 A.为了充分利用存储空间,指令的长度通常为字节的整数倍 B.单地址指令时固定长度的指令 C.单字长指令可加快指令的速度 D.单地址指令可能有一个操作数,也可能有两个操作数 4.关于二地址指令以下论述正确的是(A)。 A.二地址指令中,运算结果通常存放在其中一个地址码所提供的地址中 B.二地址指令中,指令的地址码字段存放的一定是操作数 C.二地址指令中,指令的地址码字段存放的一定是寄存器号 D.二地址指令中,指令的地址码字段存放的一定是操作数地址 5.单字长四地址指令OP A1,A2,A3,A4的功能为(A1)OP(A2)(A3,且A4给出下一条指令地址,假设A1,A2,A3,A4都为主存储器地址,则完成上述指令需访存(D)次。 A.1 B.2 C.4 D.5 6.在指令格式设计中,采用扩展操作码的目的是(C)。 A.增加指令长度 B.增加地址码数量 C.增加指令数量 D.增加寻址空间 7.某机器指令字长为16位,有8个通用寄存器,有8种寻址方式,单操作数指令最多有(),双操作数指令最多有(A)。 A.1024 16 B.2048 32 C.256 64 D.1024 32 8.指令寻址方式有顺序和跳跃两种,采用跳跃寻址方式可以实现(C)。 A.程序浮动 B.程序的无条件浮动和条件浮动 C.程序的无条件转移和条件转移 D.程序的调用 9.某机器指令字长为16位,主存按字节编址,取指令时,每取一个字节PC自动加1.当前指令地址为2000H,指令内容为相对寻址的无条件转移指令,指令中的形式地址D=40H。那么取指令后及指令执行后PC内容为(C)。 A.2000H, 2042H B.2002H, 2040H C.2002H, 2042H D.2000H, 2040H 10.指令系统中采用不同寻址方式的目的主要是(B)。 A.可降低指令译码难度 B.缩短指令字长,扩大寻址空间,提高编程灵活性 C.实现程序控制 D.降低编程难度 11.采用直接寻址方式,则操作数在(A)。 A.主存中 B.寄存器中 C.直接存取存储器中 D.光盘中 12.下列关于基址寻址方式,则操作数在(D)。 A.基址寄存器内容由用户确定,在程序执行过程中不可变 B.变址寄存器内容由用户确定,在程序执行过程中不 可变 C.在程序执行过程中,变址寄存器、基址寄存器的内容都是可变的 D.在程序执行过程中基址寄存器的内容不可变,变址寄存器中的内容可变 13.寄存器间接寻址方式中,操作数在(C)。 A.通用寄存器 B.堆栈 C.主存单元 D.专用寄存器 14.假设寄存器R中的数值为200,主存地址为200和300的地址单元中存放的内容分别是300和400,则(D)方式下访问到的操作数为200. A.直接寻址200 B.寄存器间接寻址(R) C.存储器间接寻址(200) D.寄存器寻址R 15.设相对寻址的转移指令占两个字节,第一字节是操作码,第二字节是相对位移量(用补码表示),若CPU每当从存储器取出一个字节时,即自动完成(PC)+1(PC。设当前PC的内容为2003H,要求转移到地址200AH,则该转移指令第二个字节的内容应为(A),若PC的内容为2008H,要求转移到2001H,则该转移指令第二字节的内容为(D)。 A.05H B.07H C.F8H D.F7H 16.变址寻址、相对寻址的特点是(A)。 A.利于编制循环程序、实现程序浮动 B.实现程序浮动、处理数组问题 C.实现转移指令、利于编制循环程序 D.实现程序浮动、利于编制循环程序 17.直接、间接、立即三种寻址方式指令的执行速度,由快至慢的排序是(C)。 A.直接、立即、间接 B.直接、间接、立即 C.立即、直接、间接 D.立即、间接、直接 18.堆栈寻址的原则是(B)。 A.后进后出 B.后进先出 C.先进先出 D.不确定 19.堆栈寻址方式中,设A为累加器,SP为堆栈指示器,MSP为SP指示的栈顶单元,如果进栈操作的动作顺序是(A)(MSP,(SP)-1(SP,那么栈操作的动作顺序应为(B)。 A.(MSP)( A,(SP)+1(SP B. (SP)+1(SP,(MSP)( A C. (SP)-1(SP,(MSP)( A D.以上都不对 20.下列说法中不正确的是(C)。 A.变址寻址时,有效数据存放在主存中 B.堆栈是先进后出的存储器 C.堆栈指针SP的内容表示当前堆栈内所存储的数据的个数 D.内存中指令的寻址和数据的寻址是交替进行的 21.程序计数器和指令寄存器的位数各取决于(B)。 A.机器字长,存储器的容量 B.存储器的容量,指令字长 C.指令字长,机器字长 D.地址总线.运算型指令的寻址与转移性指令的寻址不同点在于(A)。 A.前者取操作数,后者决定程序转移地址 B.后者取操作数,前者决定程序转移地址 C.前者是短指令,后者是长指令 D.前者是长指令,后者是短指令 23.以下叙述中(A)是正确的。 A.RISC机一定采用流水技术 B.采用流水技术的机器一定是RISC C.CISC机一定不采用流水技术 D.以上答案均不正确 综合应用题 指令中一般有哪些字段?各有何作用?如何确定这些字段的位数? 什么是变址寻址、基址寻址?两者有何区别? 某计算机的指令系统字长为16位,采用扩展操作码,操作数需4位。该指令系统已有三地址指令M条,二地址指令N条,没有零地址指令。问:最多还有多少条一地址指令? 某机存储器容量为64K×16位,该机访存指令格式如下: OP M I X A 0 3 4 5 6 7 8 15 其中,M为寻址特征(0为直接寻址,1为基址寻址,2为相对寻址,3为立即寻址,立即数用补码表示);I为间址特征(I=1间址);X为变址特征(X=1变址)。 设PC为程序计数器,Rx为变址寄存器,RB为基址寄存器,试问: 该指令能定义多少种操作? 立即寻址操作数的范围。 在非间址情况下,除立即寻址外,写出每种寻址方式计算有效地址的表达式。 设基址寄存器为14位,在非变址直接基址寻址时,指令的寻址范围是多少? 间接寻址时,寻址范围是多少?若允许多重间址呢? 5.某机字长为16位,主存容量为64KB,指令为单字长指令,有50种操作码,采用页面、间接和直接寻址方式。 1)指令格式如何安排? 2)存储器能划分为多少页面?每页多少单元? 3)能否再增加其他寻址方式? 6.某机器采用三地址指令,具有常见的8种寻址操作,可完成50种操作,各种寻址方式均可在1KB主存范围内取得操作数,并可在1KB范围内保存运算结果。问应采用什么样的指令格式?指令字长最少应为多少位?执行一条指令最多要访问多少次主存? 7.某台字长和地址都为16位的计算机,程序计数器为PC,内存以字编址。地址为2003H的内存中,有一条无条件相对转移指令,其机器码为41FCH,其中的操作码为8位,请计算相对转移的具体地址。 8.某16位机器所使用的指令格式和寻址方式如图4-12所示,该机有两个20位基址寄存器,4个16位变址寄存器,16个16位通用寄存器。指令汇编格式中的S(源),D(目标)都是通用寄存器,M是主存的一个单元,三种指令的操作码分别是MOV(OP)=(0A)H,STA(OP)=(1B)H,LDA(OP)=(3C)H。MOV为传送指令,STA为写数指令,LDA为读数指令。 15 10 9 8 7 4 3 0 OP —— 目标 源 MOV S, D 15 10 9 8 7 4 3 0 OP 基址 源 目标 位 移 量 SYA A, M 15 10 9 8 7 4 3 0 OP —— 目标 20位地址 LDA S, M 图 4-12 要求:1)分析三种指令的指令格式和寻址方式特点。 2)处理器完成哪一种操作所花时间最短?哪一种最长?第二种指令的执行时间有时会等于第三种指令的执行时间吗? 3)下列情况下每个十六进制指令字分别 什么操作?其中有编码不正确时,如何改正才能成为合法指令? ①(F0F1)H ②(3CD2)H ③(6FD6)H ④(1C2)H 9.某微机的指令格式如下: 15 10 9 8 7 0 操作码 X D 其中,D:位移量;X为寻址特征位。 X=00:直接寻址;X=01:用变址寄存器X1进行变址;X=10;用变址寄存器X2进行变址; X=11:相对寻址。 设(PC)=1234H,(X1)=0037H,(X2)=1122H(H代表十六进制数),请确定下列指令的有效地址。 ①4420H ②2244H ③1322H ④3521H ⑤6723H 地址 主存 200 LOAD MOD 201 500 202 300 450 400 700 500 800 600 900 702 325 800 300 10.一条双字长的LOAD指令存储在地址为200和201的存储位置,该指令将指定的内容装入累加器ACC中。指令的第一个字指定操作码和寻址方式,第二个字是地址部分。寄存器与主存内容示意图如图4-13所示。PC值为200,R1值为400,XR值为100。 指令的寻址方式字段可指定任何一种寻址方式。问在下列寻址方式中,装入ACC的值。 1)直接寻址。 2)立即寻址。 3)间接寻址。 4)相对寻址。 5)变址寻址。 6)寄存器R1寻址。 7)寄存器R1间接寻址。 图 4-13 第五章 中央处理器(CPU) 例题精析 下列寄存器中,汇编语言程序员可见的是(B)。 A.存储器地址寄存器(MAR) B.程序计数器(PC) C.存储器数据寄存器(MDR) D.指令寄存器(IR)、 2.取指令操作是(D)。 A.受到上一条指令的操作码控制 B.受到当前指令的操作码控制 C.受到下一条指令的操作码控制 D.是控制器固有的功能,不需要在操作码控制下进行 3.冯(诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区分它们的依据是(C)。 A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元 4.指令(A)从主存中读出。 A.总是根据程序计数器PC B.有时候根据程序计数器PC,有时候根据转移指令 C.根据地址寄存器 D.有时候根据PC,有时候根据地址寄存器 5.下列关于RISC的叙述中,错误的是(A)。 A.RISC普遍采用微程序控制 B.RISC大多数指令在一个时钟周期内完成 C.RISC的内部通用寄存器数量相对CISC多 D.RISC的指令数、寻址方式和指令格式种类相对CISC少 6.在微程序控制器中,机器指令与微指令的关系是(B)。 A.每一条机器指令由一条微指令来执行 B.每一条机器指令由若干条微指令组成的微程序来解释执行 C.若干条机器指令组成的程序可由一个微程序来解释执行 D.每一条机器指令由若干个微程序执行 7.微程序控制器中,形成微程序入口地址的是(C)。 A.机器指令的地址码字段 B.微指令的地址码字段 C.机器指令的操作码字段 D.微指令的操作码字段 8.相对于微程序控制器,硬布线控制器的特点是(D)。 A.指令执行速度慢,指令功能的修改和扩展容易 B.指令执行速度慢,指令功能的修改和扩展难 C.指令执行速度快,指令功能的修改和扩展容易 D.指令执行速度快,指令功能的修改和扩展难 9.某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略个功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是(A)。 A.90ns B.80ns C.70ns D.60ns 10.下列不会引起指令流水线阻塞的是(A)。 A.数据旁路 B,数据相关 C.条件转移 D.资源冲突 11.若某机主频为200MHZ,每个指令周期平均为2.5CPU周期,每个CPU周期平均包括2个主频周期,问: 1)该机平均指令执行速度为多少MIPS? 2)若主频不变,但每条指令平均包括5个CPU周期,每个CPU周期又包括4个主频周期,平均指令执行速度又为多少MIPS? 3)由此可得出什么结论? 12.1)若存储器容量为64K×32位,指出主机中各寄存器的位数。 2)写出硬布线控制器完成SAT X(X为主存地址)指令发出的全部微操作命令及节拍安排。 3)若采用微程序控制,还需增加哪些微操作? 13.某微程序控制器中,采用水平型直接控制(编码)方式微指令格式,后继微指令地址由微指令的下地址字段给出。已知机器共有22个微命令,5个互斥的可判定的外部条件,控制存储器的容量为128×32位。设计微指令格式。 14.假设指令流水线分取指(IF)、译码(ID)、执行(EX)、回写(WR)四个过程段,共有10条指令,连续输入此流水线)画出指令周期流程图。 2)画出非流水线)画出流水线ns,求流水线的实际吞吐率(单位时间执行完毕的指令数)。 5)求该流水处理器的加速比。 15.某计算机字长为16位,采用16位定常指令字结构,部分数据通路结构如图5-16所示。图中所有控制信号为1时表示有效,为0时表示无效,例如,控制信号MDRinE为1表示允许数据从DB打入MDR,MDRin表示允许从内总线打入MDR。假设MDR的输出一直处于使能状态。加法指令“ADD(R1),R0”功能为(R0)+(R1)((R1),即将R0中的数据与R1中的内容所指主存单元的数据相加,并将结果送入R1的内容所指主存单元中保存。 表5-1给出了上述指令取指和译码阶段每个节拍(时钟周期)的功能和有效控制信号,请按表中描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。 图 5-16 时钟 功能 有效控制信号 C1 MAR((PC) PCout,MARin C2 MDR(M(MDR) PC((PC)+1 MemR,MDRinE,PC+1 C3 IR((MDR) MDRout,IRin C4 指令译码 无 表 5-1 指令取指和译码阶段每个节拍的功能和有效控制信号 试题精选 单项选择题 在下列选项中,不属于CPU内部的部件是(C)。 A.PSW B.寄存器 C.控制存储器 D.ALU 在计算机系统中,表征系统运行状态的部件是(D)。 A.程序计数器 B.累加寄存器 C.中断寄存器 D.程序状态字 程序计数器的位数取决于(A)。 A.存储器的容量 B.机器字长 C.指令字长 D.存储字长 4.在CPU的寄存器中,(C)对用户是完全透明的。 A.程序计数器 B.状态寄存器 C.指令寄存器 D.通用寄存器 5.CPU的读/写控制信号的作用是(D)。 A.决定数据总线上的数据流方向 B.控制存储器操作的读/写类型 C.控制流入、流出存储器信息的方向 D.以上都是 6.指令周期是(B)。 A.CPU执行一条指令的时间 B.CPU从主存取出一条指令的时间 C.CPU从主存取出一条指令加上执行这条指令的时间 D.时钟频率的倒数 7.计算机操作的最小单位时间是(A)。 A.时钟周期 B.指令周期 C.CPU周期 D.存取周期 8.由于CU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此机器周期通常由(D)来确定。 A.间址周期 B.指令周期 C.CPU周期 D.存取周期 9.在取指令操作之后,程序计数器中存放的是(C)。 A.当前指令的地址 B.程序中指令的数量 C.下一条指令的地址 D.已经执行指令的计数值 10.以下叙述中错误的是(B)。 A.取指令操作时控制器固有的功能,不需要在操作码控制下完成 B.所有指令的取指令操作都是相同的 C.指令周期的第一个操作是取指令 D.在指令长度相同的情况下,所有指令的取指操作都是相同的 11.在间址周期中,(C)。 A.所有指令的间址操作都是相同的 B.凡是存储器间接寻址的指令,它们的操作是相同的 C.对于存储器间接寻址或寄存器寻址的指令,它们的操作是不同的 D.所有执行都必须执行间址周期 12.在控制器的控制方式中,机器周期内的时钟周期个数可以不相同,这属于(A)。 A.同步控制 B.半同步控制 C.异步控制 D.联合控制 13.在控制器的控制方式中,局部控制(B)。 A.和异步控制相同,都不存在基准时标系统 B.属于同步控制,它与中央控制的基准时标是保持同步的 C.属于同步控制并有独立的时标系统,与中央控制的基准时标系统无关 D.属于同步控制和异步控制和结合 14.异步控制通常用于(A)。 A.CPU访问外部设备时 B.微程序控制器中 C.微型机的CPU控制中 D.硬布线.微操作信号发生器的设计与下列(A)因素基本无关。 A.CPU寄存器数量 B.指令系统 C.数据通路 D.机器指令 16.在计算机中,存放微指令的控制存储器隶属于(D)。 A.内存 B.外存 C.Cache D.CPU 17.在微程序控制中,把操作控制信号编成(A)。 A.微指令 B.微地址 C.操作码 D.程序 18.微指令操作控制字段的每一位代表一个控制信号,这种微程序的控制(编码)方式是()。 A.字段直接编码 B.直接编码 C.字段间接编码 D.混合编码 19.某机微指令的操作控制部分长度为18位,采用分段直接编码,共分六段,各段分别为2、3、4、3、4、2位。则该机的微程序控制器中一条微指令最多能产生(C)个微指令。 A.216 B.217 C.218 D.219 20.垂直型微指令的特点是(C)。 A.微指令格式垂直表示 B.控制信号经过编码产生 C.采用微操作码 D.微指令的格式较长 21.在控制器的控制信号中,相容的信号是(C)的信号。 A.可以相继替代 B.可以相互代替 C.可以同时出现 D.不能同时出现 22.微地址是指微指令(D)。 A.在主存的存储位置 B.在堆栈的存储位置 C.在磁盘的存储位置 D.在控制存储器的存储位置 23.在采用断定方式的微指令中,下一条微指令的地址(D)。 A.在微指令计数器中 B.在程序计数器PC中 C.根据条件码控制 D.在当前的微指令中 24.在微程序控制器中,一般采用较简单的(C)时序系统。 A.同步 B.异步 C.微周期-脉冲 D.机器周期-时钟周期-脉冲 25.下列叙述中,正确的是(C)。 A.采用微程序控制器的处理器称为微处理器 B.控制器产生的所有控制信号称为微指令 C.微程序控制器比硬连线控制器更加灵活 D.微处理器的程序称为微程序 26.下列说法正确的是(C)。 A.微程序控制方式和硬布线方式相比较,前者可以使指令的执行速度更快 B.若采用微程序控制方式,则可用CMAR代替PC C.控制存储器可以用ROM实现 D.指令周期也称为CPU周期 27.硬布线控制器和微程序控制器相比,下列说法正确的是(B)。 A.硬布线控制器是在控制存储器和微指令的寄存器直接控制下实现的 B.硬布线控制器设计复杂繁琐,适合于RISC结构 C.微程序控制器是用时序逻辑电路来实现的 D.微程序控制器比硬布线.根据流水线中各段在同一时间是否允许有多种连接方式,可把流水线分为(B)。 A.线性流水线与非线性流水线 B.静态流水线与动态流水线 C.水平流水线与垂直流水线 D.串行流水线.若采用度为的超标量流水线个子过程,每个子过程用时(t,连续执行12条指令,只需(B)。 A.3(t B.5(t C.7(t D.9(t 30.超流水线技术是(B)。 A.将流水线进一步细分 B.缩短原来流水线的处理器周期 C.在每个时钟周期内同时并发多条指令 D.把多条并行操作的指令组合成一条具有多个操作码字段的指令 综合应用题 1.一个完整的指令周期包括哪些CPU工作周期? 2.假设某机平均执行一条指令需要两次访问内存,平均需要3个CPU周期,每个CPU周期平均包含4个节拍周期。若机器主频为240MHz,问: 1)若主存为“0等待”(即不需要插入等待周期),则执行一条指令的平均时间为多少? 2)若每次访问内存需要插入2个等待周期,则执行一条指令的平均时间又是多少? 3.某机的CPU结构如图5-17所示,其中包括一个累加器ACC、一个状态寄存器和其他4个寄存器,各部分之间的连接表示数据通路,箭头表示信息传送方向。 1)标明4个寄存器的名称。 2)简述取指令的数据通路。 3)简述完成指令LDA X的数据通路(X为主存地址,LDA的功能为(X)(ACC)。 4)简述完成指令ADD Y的数据通路(Y为主存地址,ADD的功能为(ACC)+(Y)(ACC)。 5)简述完成指令STA Z的数据通路(Z为主存地址,LDA的功能为(ACC)(Z)。 图 5-17 CPU结构 4.单总线所示,试写出加法指令ADD R0, Offs(R1)的读取和执行流程。其中,R0表示目的寻址为寄存器寻址;Offs(R1)表示源寻址为变址寻址,Offs是偏移量,R1是变址寄存器。 图 5-18 单总线.设CPU中各部件及其相互连接关系如图5-19所示。 图5-19中,W是写控制标志;R是读控制标志;R1、R2是暂存器。 1)写出指令ADD #a(#为立即寻址特征,隐含的操作数在ACC寄存器中)在执行阶段所完成的微操作命令及节拍安排。 2)假设要求在取指周期实现PC+1(PC,且由ALU完成此操作(即ALU可以对它的一个源操作数完成加1的运算)。以最少的节拍写出取指周期全部微操作命令及节拍安排。 图 5-19 CPU中各部件及其相互连接关系 6.1)说明控制器的主要功能。 2)控制器CU有哪几种设计方法?主要特点是什么? 3)写出完成指令ADD AX,BX,在上述设计方法中的具体微操作和节拍安排(不必考虑重叠)。 7.流水线中有三类数据相关冲突;写后读(RAW)相关;读后写(WAR)相关;写后写(WRW)相关。判断以下三组指令各存在哪种类型的数据相关。 1)I1 ADD R1,R2,R3; (R2+R3)(R1 I2 SUB R4,R1,R5; (R1-R5)(R4 2)I3 STA M(x),R3; (R3)(M(x), M(x)是存储器单元 I4 ADD R3, R4, R5; (R4+R5)(R3 3)I5 MUL R3,R1,R2; (R1)×(R2)(R3 I6 ADD R3,R4,R5; (R4+R5)(R3 8.假设指令流水线分八个过程段,若每个过程段所需的时间为T,试问完成100条指令共需多少时间? 9.今有四级流水线,分别完成取指(IF)、译码并取数(ID)、执行(EX)、写结果(WR)四个步骤。假设完成各步操作的时间依次为100ns、100ns、70ns、50ns。 1)流水线的时钟周期应取何值? 2)若相邻的指令发生数据相关,那么第二条指令安排推迟多少时间才能不发生错误? 3)若相邻的指令发生数据相关,而不推迟第二条指令的执行,可采取什么措施? 10.指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)五个过程段,共有12条指令连续输入此流水线)画出流水线处理的时空图,假设时钟周期为100ns。 2)求流水线的实际吞吐率(单位时间里执行完毕的指令数)。 3)求流水线章 总线 例题精析 挂接在总线上的多个部件()。 只能分时向总线发出数据,并只能分时从总线接收数据 只能分时向总线发出数据,但可同时从总线接收数据 可同时向总线发出数据,并同时从总线接收数据 可同时向总线发出数据,但只能分时从总线接收数据 假设某系统总线在一个总线字节信息,一个总线个时钟周期,总线MHz,则总线MB/s 3.“总线忙”信号由()建立。 A.获得总线控制权的设备 B.发出“总线请求”的设备 C.总线.波特率表示线路上()。 A.信号的传输速率 B.有效信号的传输速率 C.校验信号的传输速率 D.干扰信号的传输速率 5.某机器I/O设备采用异步串行传送方式传送字符信息,字符信息格式为1位起始位、7位数据位、1位校验位和1位停止位。若要求每秒传送480个字符,那

http://zanzillasyoga.com/songsanyizhixing/112.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有